对任何优秀的示波器系统来说，准确重建波形的能力都是关键，这种能力称为信号完整性。示波器类似于一台摄像机，它捕获信号图像，然后可以观察和解释信号图像。信号完整性的核心有两个关键问题:

在拍摄时，拍到的是不是实际发生事件的准确图像?

图像清楚还是模糊?

每秒可以拍摄多少张这么准确的图片?

示波器不同的系统和性能功能结合在一起，影响着其提供最高信号完整性的能力。探头也影响着测量系统的信号完整性。

信号完整性影响着许多电子设计学科。但直到几年前，它对数字设计人员来说还不是什么大问题。设计人员可以依赖逻辑电路，像布尔电路一样操作。当时，有噪声的、不确定的信号发生在高速电路中，RF设计人员还不用担心这些问题。数字系统开关速度慢，信号以可预测的方式稳定。

此后，处理器的时钟速率提高了几个量级。三维图像、视频和服务器I/〇等计算机应用需要大量的带宽。当前大部分电信设备都基于数字方式，类似地要求大规模的带宽。数字高清电视也不例外。当前一代微处理器设备以高达2GS/s、3GS/s、甚至5GS/s(千兆样点/秒)的速率处理数据，某些DDR3存储设备则使用2 GHz以上的时钟及上升时间为35 ps的数据信号。

重要的是，速度的提高一直渗透到汽车、消费电子、机械控制装置及各类应用使用的常用IC器件。

在以20MHz时钟速率运行的处理器中，信号的上升时间与800 MHz处理器中的信号类似。设计人员已经超越了性能门限，事实上，几乎每种设计都是高速设计。

如果没有某些预防性措施，高速问题可能会钻进其它传统数字设计中。如果电路经历间歇性故障，或在极端电压和温度时遇到错误，那么可能存在某些隐藏的信号完整性问题。这些问题会影响产品开发周期、产品可靠性、EMI合规性、等等。这些高速问题还可能会影响系统中串行数据流的完整性，要求某种方法，把数据中的特定码型与高速波形中观察到的特点关联起来。

为什么信号完整性是一个问题?

让我们看一下当前数字设计中信号劣化的部分具体成因。

为什么现在这些问题比过去几年盛行得多了呢?

答案是速度。在“低速的旧时代””，保持可以接受的数字信号完整性只需注意细节就可以了，比如时钟分配、信号路径设计、噪声余量、负荷影响、传输线效应、总线端接、解耦和配电。所有这些规则仍然适用，但是……

今天，总线周期时间比20年前快了1000倍!过去需要几微秒的事务处理现在只需要几纳秒。为实现这种改进，边沿速度也已经加快，其比20年前快了100倍。

这一切还好。然而，某些实际物理状况使得电路板技术不能跟上发展步伐。芯片间总线的传播时间在过去几十年中几乎一直没有变化。当然，其尺寸已经缩小，但仍需要为IC器件、连接器、无源器件、当然还有总线轨迹本身提供电路板空间。这些空间汇聚成距离，而距离则意味着时间，这正是速度的天敌。

必需指出的是，数字信号的边沿速度-上升时间承载的频率成分可以高于其重复速率表明的频率。基于这一原因某些设计人员故意寻求上升时间相对“较慢”的IC器件。

集总电路模型一直是预测电路中信号特点使用的大多数计算的依据。但是，在边沿速度比信号路径延迟快4-6倍时，简单的集总模型将不再适用。

在使用边沿速率不到4-6纳秒的信号驱动时，不管周期速率是多少，长仅6英寸的电路板轨迹变成了传输线。事实上，其创建了新的信号路径。这些无形连接并没有画在示意图上，然而却为信号提供了以不可预测的方式相互影响的手段。

有时候，即使是探头/仪器组合引入的错误也可能会给被测信号带来重大影响。但是，通过对实测值应用“平方和的均方根”公式，可以确定被测器件是否接近上升时间/下降时间故障。此外，最新的示波器工具采用专用滤波技术，反嵌测量系统对信号的影响，显示边沿时间及其它信号特点。

同时，预计的信号路径并没有以预计的方式工作。地平面和电压层(如上述信号轨迹)变成电感，工作方式类似于传输线，电源解耦的效果大大降低。EMI上升，因为边沿速度越快，相对于总线长度产生的波长越短，串扰越高。

此外，快速边沿速度要求整体更高的生成电流。更高的电流一般会导致地电平弹跳，特别是在一次开关多个信号的宽总线上。而且，更高的电流会提高辐射的磁能量及串扰。

观察数字信号的模拟原源

这些特点有哪些共同点呢?它们都是典型的模拟现象。为解决信号完整性问题，数字设计人员需要步入模拟领域。为迈出这一步，他们需要工具能够显示数字信号和模拟信号怎样相互影响。

数字错误通常源于完整性问题。为追踪数字问题的成因，通常必需打开示波器，示波器可以显示波形细节、边沿和噪声，可以检测和显示瞬态信号，可以帮助您精确地测量定时关系，如建立时间和保持时间。通过触发并行或串行数据流中的具体码型，显示在时间上与指定事件对应的模拟信号，现代示波器可以帮助简化调试过程，了解示波器内部的每个系统及怎样应用这些系统，有助于有效地应用示波器，处理具体的测量挑战。